فرآیند EPI (Epitaxy) یک فناوری کلیدی رشد مواد در ساخت نیمه هادی است . آن را به صورت یک لایه از سیلیکون تک کریستالی با کیفیت بالا ، مواد آلیاژ سیلیکون بر روی یک بستر سیلیکون تک کریستالی برای تهیه بستر بهتر برای دستگاه های متعاقب CMED CONUCTURURUGING {{4} DEVIENEDEDEDIES استفاده می کند. bicmos ، تراشه های RF ، و غیره .
1. تعریف فرآیند EPI
Epitaxy (رشد اپیتاکسیال) به رشد مواد یکسان یا متفاوت در امتداد جهت شبکه بر روی یک بستر کریستالی (معمولاً سیلیکون تک کریستالی) با یک ساختار شبکه موجود اشاره دارد تا یک لایه مواد تک کریستال جدید با همان جهت گیری کریستال به عنوان بستر {2} 2}} ایجاد کند.
2. هدف اصلی فرآیند EPI
| هدف | تصریح کردن |
| کیفیت کریستال بهبود یافته | ارائه لایه های رشد چگالی با کیفیت بالا و کم کیفیت |
| کنترل غلظت دوپینگ و نوع | منطقه ای که پایین تر باشد (کم دوپ) یا بیشتر از بستر دوپ شده و یک منطقه رانش را تشکیل می دهد . |
| معرفی مهندسی کرنش | معرفی SIGE یا استرس زا در لایه EPI برای بهبود تحرک حامل (مانند سیلیکون تنگ) |
| لایه جداسازی دستگاه را فراهم می کند | از تشکیل لایه های جداسازی عمودی در SOI ، BICMO و سایر سازه ها پشتیبانی می کند |
| از ساختارهای دستگاه ولتاژ بالا پشتیبانی می کند |
به عنوان مثال ، LDMOS و IGBT به یک لایه EPI ضخیم و کم دوپ به عنوان یک منطقه رانش نیاز دارند تا ولتاژ خرابی را افزایش دهد {{1}
|
3. طبقه بندی فرآیند EPI
1. طبقه بندی بر اساس نوع مواد
| نوع | توصیف کردن |
| SI EPI | متداول ترین ، لایه سیلیسیال کریستالی تک کریستال |
| سیگ اپی | لایه های اپیتاکسیال سیلیکون ژرمانیوم دوپ برای مهندسی کرنش یا دستگاه های RF |
| SI: C EPI | لایه اپیتاکسیال سیلیکون کربن برای محدود کردن انتشار بور (PMOS) |
| iii-v epi | GAAS ، INP ، و غیره . ، که عمدتا در دستگاه های نوری ، دستگاه های با سرعت بالا استفاده می شود (معمولاً در خط اصلی CMOS نیستند) |
2. طبقه بندی توسط نوع دوپینگ
| نوع | توصیف کردن |
| Epi از نوع N | فسفر/آرسنیک دوپد ، مناسب برای لایه رانش دستگاههای قدرت مانند N-LDMO |
| EPI از نوع P | Boron doped ، مناسب برای ساختار دستگاه CMOS از نوع P |
| اپی ذاتی | دوپینگ بسیار کم ، نزدیک به سیلیکون ذاتی ، برای کاربردهای ولتاژ بالا |
3. طبقه بندی بر اساس فرم ساختاری
| نوع | تصریح کردن |
| EPI تک لایه | ساختار تک ضخامت/دوپینگ |
| اپی چند لایه | دوپینگ درجه بندی شده ، مانند لایه های P/N متناوب مورد نیاز برای ساختارهای SJ MOSFET SuperJunction |
| اپی انتخابی | فقط در مناطق محلی ویفر (مانند منبع/تخلیه) رشد می کند ، که برای ساختارهای FinFET یا ساختگی استفاده می شود |
4. نمای کلی جریان فرآیند EPI
آماده سازی بستر:
- تمیز کردن ویفر سیلیکون صیقلی (تمیز کردن RCA) ؛
- لایه اصلی اکسید (درمان گاز HF یا HCl) را بردارید.
- کاهش سطح برای تمیز کردن سطح لخت Si (100)
رشد کریستال (واکنش اپیتاکسیال):
-استفاده از CVD (رسوب بخار شیمیایی).
گازهای واکنش بیشماری:
-Sih₄ (Silane) ، Sicl₄ ، HCl
گاز دوپ: PH₃ (فسفر) ، B₂h₆ (بور) ، خاکستر (آرسنیک)
پارامترهای کنترل فرآیند:
دما: 900 درجه 1200 درجه (راکتور دیوار گرم یا دیوار سرد)
فشار: فشار کم یا فشار جوی ؛
نرخ رشد:<1μm/min (strict requirements on thickness/uniformity)
پس از پردازش:
یکنواختی ضخامت آزمون ، توزیع دوپینگ ؛
اندازه گیری ارتفاع -مرحله ؛
تجزیه و تحلیل نقص سطح (E. G .} با استفاده از Optics/SEM/AFM/و غیره برای تشخیص جابجایی کریستال)
5. سناریوهای برنامه EPI مشترک
دستگاه های قدرت1. (LDMOS ، IGBT ، دیود)
دوپینگ کم ، لایه EPI ضخیم منطقه رانش را تشکیل می دهد.
ولتاژ خرابی را افزایش داده و از دست دادن هدایت . کاهش دهید
2. finfet/cmos دستگاه های با کارایی بالا
SIGE SIGE EPI در منبع/تخلیه ؛
معرفی کرنش ، بهبود تحرک و کاهش مقاومت {{0}
دستگاه های3. RF (RF CMOS ، HBT)
لایه EPI دقیق کنترل شده SIGE ساختارهای ناهمگن (مانند SIGE HBT) را تشکیل می دهد.
پاسخ فرکانس بهتر و ویژگی های نویز کم .
6. چالش های فرآیند EPI
| چالش | تصریح کردن |
| کنترل نقص شبکه | لایه EPI باید چگالی جابجایی کم را حفظ کند (E . G . tdd <1e4) |
| کنترل دقیق دوپینگ | برای دستیابی به تنوع <5 ٪ ، به ویژه در ساختارهای چند لایه |
| پاکیزگی رابط | ناخالصی/اکسیداسیون رابط می تواند باعث عدم تطابق کریستال و تخریب الکتریکی شود |
| ارتفاع قدم/کنترل پله | نیازهای بالا برای فوتولیتوگرافی و صافی متعاقب آن |
| هزینه | تجهیزات EPI گران ، آهسته و پرهزینه است |
7. رابطه بین EPI و سایر فناوری ها
| فناوری | رابطه |
| سعید | EPI را می توان در لایه های سیلیکون برای ساخت دستگاه پرورش داد |
| باله | منبع/زهکشی اغلب از EPI انتخابی برای معرفی کرنش استفاده می کند |
| محل اتصال فوق العاده | چندین لایه از لایه های EPI از نوع P/N متناوب ساختار MOS ولتاژ بالا را تشکیل می دهند |
| CMO های ولتاژ بالا | لایه EPI یک منطقه رانش با ولتاژ بالا را تشکیل می دهد و به طور مشترک RON و BV را با لایه دفن شده بهینه می کند |
خلاصه کردن
| طرح | محتوا |
| هدف | ارائه ساختارهای کریستالی با کیفیت بالا و کنترل شده با دوپینگ |
| راه | رسوب بخار شیمیایی (CVD) اپیتاکس کریستالی تک روی ویفرها |
| کاربرد | دستگاه های ولتاژ بالا ، RF ، FinFET ، SOI ، دستگاه های برق و غیره {{0} |
| چالش | نقص کریستالی ، دقت دوپینگ ، صافی سطح ، هزینه |
